開源RISC-V
CPU內(nèi)核設(shè)計實踐培訓班 |
入學要求 |
學員學習本課程應(yīng)具備下列基礎(chǔ)知識:
◆ 有數(shù)字電路設(shè)計和硬件描述語言的基礎(chǔ)或自學過相關(guān)課程。 |
 |
班級規(guī)模及環(huán)境--熱線:4008699035 手機:15921673576/13918613812(
微信同號) |
堅持小班授課,為保證培訓效果,增加互動環(huán)節(jié),每期人數(shù)限3到5人。 |
上課時間和地點 |
上課地點:【上海】:同濟大學(滬西)/新城金郡商務(wù)樓(11號線白銀路站) 【深圳分部】:電影大廈(地鐵一號線大劇院站)/深圳大學成教院
【北京分部】:北京中山/福鑫大樓 【南京分部】:金港大廈(和燕路) 【武漢分部】:佳源大廈(高新二路) 【成都分部】:領(lǐng)館區(qū)1號(中和大道)
【沈陽分部】:沈陽理工大學/六宅臻品 【鄭州分部】:鄭州大學/錦華大廈 【石家莊分部】:河北科技大學/瑞景大廈
【廣州分部】:廣糧大廈 【西安分部】:協(xié)同大廈
近開課時間(周末班/連續(xù)班/晚班): 開源RISC CPU內(nèi)核設(shè)計培訓班:2025年6月9日....即將開課,歡迎垂詢........(歡迎您垂詢,視教育質(zhì)量為生命!) |
實驗設(shè)備 |
☆資深工程師授課
☆注重質(zhì)量
☆邊講邊練
☆合格學員免費推薦工作
專注高端培訓17年,曙海提供的課程得到本行業(yè)的廣泛認可,學員的能力
得到大家的認同,受到用人單位的廣泛贊譽。
★實驗設(shè)備請點擊這兒查看★ |
師資團隊 |
【趙老師】
大規(guī)模集成電路設(shè)計專家,10多年超大規(guī)模電路SOC芯片設(shè)計和版圖設(shè)計經(jīng)驗,參與過DSP、GPU、DTV、WIFI、手機芯片、物聯(lián)網(wǎng)芯片等芯片的研發(fā)。精通CMOS工藝流程、版圖設(shè)計和布局布線,精通SOC芯片
設(shè)計和版圖設(shè)計的各種EDA工具(如:DC/Prime Time/Encounter/Virtuoso/Calibre/Dracula/Assura),具有豐富的SOC芯片設(shè)計、驗證、DFT、PD、流片經(jīng)驗。
熟練掌握版圖設(shè)計規(guī)則并進行驗證及修改;熟練掌握Unix/Linux操作系統(tǒng);熟悉CMOS設(shè)計規(guī)則、物理設(shè)計以及芯片的生產(chǎn)流程與封裝。
【王老師】
資深I(lǐng)C工程師,十幾年集成電路IC設(shè)計經(jīng)驗,精通chip的規(guī)劃、數(shù)字layout、analog layout和特殊電路layout。先后主持和參與了近三百顆CHIP的設(shè)計與版圖Layout工作,含MCU芯片、DSP芯片、LED芯片、視頻芯片、GPU芯片、通信芯片、LCD芯片、網(wǎng)絡(luò)芯片、手機芯片等等。
從事過DAC、ADC、RF、OP、PLL、PLA、LNA、ESD、ROM、RAM等多種制程analog&digital的電路IC設(shè)計,
熟練掌握1.8V,3.3V,5V,18V,25V,40V等各種高低壓混合電路的IC設(shè)計。
【張老師】
從事數(shù)字集成電路設(shè)計10余年,精通CMOS工藝流程、版圖設(shè)計和布局布線,精通VERILOG,VHDL語言,
擅長芯片前端、后端設(shè)計和復雜項目實施的規(guī)劃管理,其領(lǐng)導開發(fā)的芯片已成功應(yīng)用于數(shù)個國際知名芯片廠商之產(chǎn)品中。豐富的芯片開發(fā)經(jīng)驗,對于現(xiàn)今主流工藝下的同步數(shù)字芯片設(shè)計技術(shù)和流程有良好把握。長期專注于內(nèi)存控制器等產(chǎn)品的研發(fā),擁有數(shù)顆規(guī)模超過百萬門的數(shù)字芯片成功流片經(jīng)驗.
★更多師資力量請見曙海師資團隊。 |
|
|
質(zhì)量保障 |
1、培訓過程中,如有部分內(nèi)容理解不透或消化不好,可免費在以后培訓班中重聽;
2、課程完成后,授課老師留給學員手機和Email,保障培訓效果,免費提供半年的技術(shù)支持。
3、培訓合格學員可享受免費推薦就業(yè)機會。 |
開源RISC-V
CPU內(nèi)核設(shè)計實踐培訓班 |
|
|
課程大綱:
1 : 1. CPU 架構(gòu)簡介
2 : 2. CPU歷史簡介
3 : 3. 計算機經(jīng)典芯片架構(gòu)
4 : 4. 要點
5 : 5. 開源指令集RISC
6 : 6. 開源指令集RISC要點
7 : 7. 開源CPU講解
8 : 8.開源CPU開發(fā)要點
9 : 9. CPU架構(gòu) 1
10 : 10. CPU架構(gòu) 2
11 : 11. 開源CPUCore-1
12 : 12. 開源CPUCore2
13 : 13. CPU的內(nèi)核設(shè)計:指令譯碼器IDEC
14 : 14. CPU的內(nèi)核設(shè)計:寄存器REGS
15 : 15. CPU的內(nèi)核設(shè)計:alu算術(shù)邏輯單元
16 : 16. CPU的內(nèi)核設(shè)計:跳轉(zhuǎn)指令Jump
17 : 17.CPU的內(nèi)核設(shè)計:分支指令Branch1
18 : 18.CPU的內(nèi)核設(shè)計:分支指令Branch2
19 : 19.CPU的內(nèi)核設(shè)計:分支指令Branch3
20 : 20.CPU的內(nèi)核設(shè)計:分支指令要點
21 : 21. CPU的內(nèi)核設(shè)計:算數(shù)指令A(yù)rithmetic1
22 : 22.CPU的內(nèi)核設(shè)計:算數(shù)指令A(yù)rithmetic2
23 : 23. 邏輯指令/位移指令Logic and shift 1
24 : 24. 邏輯指令/位移指令Logic and shift 2
25 : 25. CPU的內(nèi)核設(shè)計:防存指令Load Store 1
26 : 26. CPU的內(nèi)核設(shè)計:防存指令Load and Store 2
27 : 27. CPU的內(nèi)核設(shè)計:防存指令Load and Store 3
28 : 29. CPU的內(nèi)核設(shè)計:防存指令Load and Store 4
29 : 29. CPU的內(nèi)核設(shè)計:CSR1指令
30 : 30. CPU的內(nèi)核設(shè)計:CSR2指令
31 : 32. CPU的內(nèi)核設(shè)計:CSR 3指令
32 : 32. CPU的內(nèi)核設(shè)計:技巧
33 : 33. CPU的內(nèi)核設(shè)計:乘法指令MUL
34 : 35. CPU的內(nèi)核設(shè)計:除法指令DIV
35 : 35.開源CPU蜂鳥Core Summary
|