         版圖設(shè)計(jì)實(shí)用培訓(xùn)

第一階段：掌握Linux基本操作，vi編輯器的使用，virtuoso軟件的操作。
1.IC設(shè)計(jì)流程及
2集成電路設(shè)計(jì)概述
3并聯(lián)晶體管的版圖實(shí)現(xiàn)
4 Linux的用戶界面及工作站的登陸。
5 virtuoso軟件的啟動
6 virtuoso軟件的操作
7 guardring和pcell的制作
第三階段：學(xué)會做StdCell并用Calibre 來檢查它的DRC和LVS。
8 StdCell的概念和練習(xí)
9 DRC的概念及檢查DRC的軟件。
10 LVS的概念及檢查LVS的
11.較大晶體管的串聯(lián)版圖設(shè)計(jì)
第四階段：掌握做一個OPAMP的版圖設(shè)計(jì)及LVS DRC的Check。
12 IC layout模擬模塊設(shè)計(jì)
第五階段：掌握Bias模塊的做法，掌握多模塊的布局和版圖的優(yōu)化。
13 bias模塊的對稱性及多個模塊的布局
第六階段：掌握 IC layout可靠性分析，并優(yōu)化版圖。
14 IC layout 的可靠性分析
15.CMOS工藝過程中的閂鎖(Latch up)效應(yīng)
第七階段：掌握Chip 的概念及布局，完成一個chip。
17 Chip 的概念及布局
18.電源總線及信號總線
第八階段：掌握反向的layout 的軟件和提取方法。了解Tapeout的流程。
19 Tapeout的概念