DFT可測(cè)試性設(shè)計(jì)培訓(xùn)大綱
第一階段
1. VLSI test
2. DFT要點(diǎn)
3. DFT設(shè)計(jì)流程
4. DFT設(shè)計(jì)技巧
5. Fault model
6. ATPG
7. ATPG技巧
8. Fault simulation
9. Fault 要點(diǎn)
10. Fault 技巧
11. Fault 流程
12. Scan
13. 掃描技巧
14. 掃描要點(diǎn)
15. 掃描流程
16. JTAG
17. Logic BIST
18. Test compression
19. Memory test
20. Memory 測(cè)試要點(diǎn)
21. Memory測(cè)試流程
22. Memory測(cè)試技巧
23. scan chain/ BSD/BIST 概念與設(shè)計(jì)方法
24.DFT 的測(cè)試原理/測(cè)試方法( D算法 向量產(chǎn)生與仿真)
25.BSD 基本單元和JTAG測(cè)試
第二階段 SCAN synthesis
1.Scan概念及方法介紹
2.Scan實(shí)現(xiàn)流程及問題解決
3.Scan DRC violation講解及解決方法
4.Scan技巧
第三階段 ATPG
1.ATPG介紹
2.Fault models
3.Fault simulation
4.ATPG DRC Violation的解決方法
5.ATPG patten generation
6.測(cè)試壓縮及方法
7.ATPG patten驗(yàn)證
8.ATPG技巧
第四階段 JTAG/1500
1.JTAG方法
2.JTAG及其擴(kuò)展應(yīng)用
3.JTAG實(shí)現(xiàn)及驗(yàn)證
4.JTAG技巧
第五階段 BIST/MBIST
1.BIST/MBIST 方法
2.Memory類型介紹
3.BIST solution
4.MBIST算法
5.MBIST驗(yàn)證
6.BIST/MBIST 技巧 |